按大小来看，一共需要16块DRAM芯片，将每四块分为一组，形成32位的数据宽度，根据该储存容量大小一共需要16位地址线（可以根据储存容量除以数据宽度来确定）。将地址线的低14位作为全部DRAM芯片的地址，然后将高2位作为组片...
共八个SRAM,每四片串联（地址线并联,数据线连一起），得到两组K*8的存储组，然后将两组并联(地址线连一起，数据线并联)即K*16BIT，地址分配可分为8个块区，高低字节分别译码选择，然后进行四个16K的寻址，访问具体...
芯片数=总容量/容量=4k*8÷1k*4=8片。将每四zhidao块分为一组，形成32位的数据宽度，根据该储存容量大小一共需要16位地址线（可以根版据储存容量除以数据宽度来确定）。将32K*8芯片组成128K*16的只读度器，所以首先位...
需要芯片数:k与32的积除以32k与16的积。结果是4片
2K*8的芯片所以地址线为15条，即A0~A14，数据线为8，将32K*8芯片组成128K*16的只读器，所以首先位扩展将数据线8扩展到16，即D0~D15，然后字扩展32K是15条地址线，128是17条地址线，所以要用2/4译码器将地址线15...
百度百科有额。。。你在这方面的问题要不是能遇上专业人士的话，很难找到很好的答案，建议你去看看这个。http://baike.baidu.com/view/1788200.htm如果不行，去专业的论坛去提问吧。。
有没有大佬帮我改一下，是不是这样的
解：（1）根据题意，存储器总容量为KB，故地址线总需16位。现使用16K×1位的DRAM芯片，共需32片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑框图如图A17.3所示，其中...
首先要满足位宽的要求，2片16*8并行组成16*16的结构，地址线相同，数据线扩展，然后在满足容量用4个16*16的结构构成*16，地址线扩展，数据线相同，地址线上多数要加译码器来片选，常见3-8译码器138。
共有1024行，那么共有：1024*4B=2^22B2)该存储器由256K*8位DRAM构成需要进行字扩展和位扩展，共需芯片数为：2^20K*32位/(256K*8位）=16其中有：2^20K/256K=4组，每一组有：32位/8位=4片需要用来...
2024/6/11
2024/6/11
2024/6/11
2024/6/11
2024/6/11
2024/6/11
2024/6/11