十进制可逆计数器74LS192引脚图管脚及功能表74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图5-474LS192的引脚排列及逻辑符号（a）引脚排列(b)逻辑符号图中...
因为你的图中74LS192D的逻辑控制11脚接错了，导致74LS192D的工作时序不正确，所以不能计数。请按下图更正即可正确计数0~9，并循环。另外，作为计数器，D0~D3可以悬空。
74ls192引脚图及功能表74LS192是双时钟方式的十进制可逆计数器。(bcd，二进制)。，◆，CPU为加计数时钟输入端，CPD为减计数时钟输入端。，，，◆，LD为预置输入控制端，异步预置。，，◆，CR为复位输入端，高电平有效，...
74LS192是双时钟方式的十进制可逆计数器。(bcd,二进制)。◆CPU为加计数时钟输入端，CPD为减计数时钟输入端。◆LD为预置输入控制端，异步预置。◆CR为复位输入端，高电平有效，异步清除。◆CO为进位输...
以上为74ls192的引脚。以下为功能：P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，...
74ls192中的引脚中带小圆圈表示0有效，而不带小圆圈的表示1有效。其实，这不只是74LS192，凡是数字集成电路的功能输入引脚和功能输出脚都是这个规定。如下图，输入端PL为置数端，当PL=0时，有效，即可置数，而不置数时...
开关闭合时预置数选通端为低电平，选通端有效，预置数送到输出端；开关断开时预置数选通端为高电平，选通端无效，不能将预置数送到输出端由两个74LS192级联构成两位十进制计数器的电路如下图所示。
如图所示：主要突出计数和进位，略去预置和校时，及简化了七段码显示电路。
用74LS192芯片构成30秒倒计时电路图如下所示：采用74LS192芯片作为计数器，也是同步的加减计数器，其具有清除和置数的功能。选择两片74LS192作为分别作为30的十位和个位。本电路图中将作为十位的计数器输入端置为0011而将...
用proteus仿真图为：在proteus中，各个元件名为：计数器：74ls192,与非门：74ls00,七段数码管：7seg-bcd,··前面为低位，后面为高位，上面实现是24进制加计数器，下面的图为24进制减计数器。
00:43
00:52
03:01
00:47
03:07